Silicon Box がシンガポールに 20 億ドルの半導体パッケージング工場を立ち上げ

VB Transform 2023 のセッションを表示するには、オンデマンド ライブラリにアクセスしてください。ここから登録してください。

半導体新興企業の Silicon Box は、シンガポールに 20 億ドルをかけて先進的な半導体パッケージング工場を立ち上げました。

これは新しいチップパッケージング技術に対する非常に高価な賭けだが、経験豊富な起業家/投資家のWeili Dai氏、Sehat Sutardja氏(どちらもMarvellの創業者)、そしてチップパッケージングのベテランであるCEOのByung Joon “BJ” Han氏らによるものだ。

タンピネス ウェーハ ファブ パークの施設は、チップ製造に革命を起こし、現地の能力を開発し、半導体製造の世界的ハブとしてのシンガポールの地位を高めることを目的としています。 73,000平方メートルの工場はサッカー場15個分に相当します。 完成時には1,200人から1,400人を擁する予定で、シンガポール経済開発委員会(EDB)の支援も受けている。

VentureBeatとのインタビューで、ダイ氏、スタジャ氏、ハン氏は、2021年に設立した同社が「チップレット」（AMD最高技術責任者マーク・ペーパーマスター氏の造語）として知られるチップ製造と設計の最新開発のおかげで活路を見出したと語った。 。

VB Transform 2023 オンデマンド

VB Transform 2023 のセッションを見逃しましたか? 登録すると、すべての注目セッションのオンデマンド ライブラリにアクセスできます。

物理学の限界によりチップの小型化が減速する中、スタジャ氏は 2015 年の講演の時点で、複数のチップが 1 つのパッケージ内で 1 つとして接続される新しい種類のチップ パッケージングが登場すると予見していました。

「私は 2015 年の ISSCC 講演で、スマートフォンやラップトップなどあらゆるものを構築する目的でこのテクノロジーを提案しました」とスタジャ氏は語った。

AI にそのテクノロジーが必要になるとは当時彼は予想していませんでしたが、その日は非常に大きな意味でやって来ました。

これらのチップとチップレットは、何千もの金属コネクタで配線されます。 最近、Advanced Micro Devices などの大手チップ企業は、中央処理装置 (CPU) とグラフィックス処理装置 (GPU) の両方でチップレットの使用を支持しています。

チップレットは、1965 年にインテル名誉会長のゴードン・ムーアによって策定されたムーアの法則の減速を考慮して、チップ設計を進歩し続ける方法です。 同氏は、技術が進歩し、チップメーカーが数年ごとに同じサイズのチップ上の部品数を2倍にできるようになるだろうと予測した。 そしてそれは性能を向上させ（チップの密度が高いと電子の移動距離が短くなるから）、コストも削減するだろう。

しかし、ムーアの法則は（Nvidia CEOのJensen Huang氏が示唆したように）止まっているか、（Intel CEOのPat Gelsinger氏が指摘しているように）単に減速しているかのどちらかです。 その理由の 1 つは、現在回路をそう簡単に小型化できないことです。 物理構造の層の厚さは現在原子数個で、回路間の幅は約 5 ナノメートル、つまり 10 億分の 1 メートルです。

2015 年に遡ると、Stardja 氏はチップの製造コストが急激に上昇していることに気づきました。

AMDのエンジニアらは、何十年にもわたってチップ業界を牽引してきた製造面の改善が減退しているため、チップ業界全体がチップレットに移行する可能性が高いと述べている。

AMDはまずRyzenプロセッサでチップレットを試し、現在はRadeonグラフィックスにチップレットを追加している。 最新の Radeon チップでは、グラフィックス チップの 5 ナノメートルの製造プロセスと、高速アクセス キャッシュ メモリを提供する 6 つの付随チップレットの 6 ナノメートルの製造プロセスをターゲットとしました。

これらのチップはすべて同じモジュールにまとめてパッケージ化されているため、処理コンポーネントとメモリ コンポーネント間の高速接続を簡単に作成できます。 Su 氏は、この設計により、前世代と比較して、ワットあたりのパフォーマンスが 54% 向上、周波数が 18% 向上、61 テラフロップスでのピーク帯域幅が 2.7 倍、クロックあたりの命令数が 2 倍になったと述べました。

「大規模に生産されるモジュラーコンポーネントを使用してチップ上に大規模なシステムを構築するというチップレットの概念により、チップ設計者は法外なコストで大規模なチップ設計のパフォーマンスと低消費電力の最適化に集中できるようになります」とスタジャ氏は述べた。 。 「Silicon Box の独自の製造方法は、低コストでの設計の柔軟性と電気的性能の新しい標準を確立します。 半導体設計サイクルのこの機敏性により、業界はチップレットの概念を活用して、グラフィック プロセッサや高性能コンピューティング チップでは最大 4 倍のコストで、より広範な製品では最大半分のコストでコンピューティング パフォーマンスを 2 倍にする設計を実現できます。モバイルプロセッサを消費します。」